<div dir="ltr"><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Mon, Jul 1, 2019 at 3:10 PM Seth J. Morabito <<a href="mailto:web@loomcom.com">web@loomcom.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">An interesting question! It's true that none of the simulators currently<br>
do microcode simulation, but I don't see why they couldn't. Certain<br>
assumptions about clock calibration may be in question, but I'm not<br>
sure. Even if they were, I think it's a surmountable problem and not<br>
fundamentally impossible given SIMH's architecture.</blockquote><div><br></div><div>I've done microcode level simulation of various systems including four generations of HP calculators.</div><div><br></div><div>I've done some work toward microcode level simulation of the LSI-11, Western Digital WD16, and Western Digital Pascal Microengine, all of which use the same chipset with different microcode and macroinstruction decode PLAs.  I got to the point where the Pascal Microengine can successfully execute the first few p-code instructions of a boot ROM. (Note that the most common versions of the WD Pascal Microengine don't actually have a boot ROM.) <br></div><div><br></div><div>While I have dumped the microcode for the LSI-11, WD16, and multiple microcode releases of the Pascal Microengine, I have only completed transcription from photomicrographs of the PLAs of the Pascal Microengine. The PLAs of the LSI-11 and WD16 still need to be transcribed.</div><div><br></div><div>A partially reverse-engineered disassembly of the LSI-11 microcode is in this github repo:</div><div>    <a href="https://github.com/brouhaha/lsi11uc">https://github.com/brouhaha/lsi11uc</a></div><div>Without the transcribed PLAs, it isn't complete or useful.</div><div><br></div><div>Best regards,</div><div>Eric</div><div><br></div></div></div>