<div dir="ltr">I remember hearing from the the very outer periphery of the Mentec M1 design. Here's some comments on what "didn't seem insurmountable": "This was by far the most complex section of the project and the phase that was most
under-estimated in the initial project plan. It was estimated that the synthesis phase
including iterative simulation and training would take 84 man days. In fact it took 264
man days."<div><br></div><div>Tim</div></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Mon, Jul 1, 2019 at 8:11 PM Bob Supnik <<a href="mailto:bob@supnik.org">bob@supnik.org</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">The PLA scheme (another invention from the fertile mind of Bill Roberts, <br>
architect of the LSI11 and UDA50 proto and founder of Emulex) was <br>
basically a microcode and gate conservation scheme. It provided enormous <br>
compression for the decode phase of the PDP11 and then got exploited to <br>
a fare-thee-well by clever microcoders like Burt Hashizume (F11) and <br>
Keith Henry (J11).<br>
<br>
Sometime during the 80s, when it became clear that the process problems <br>
with the J11 were intractable, and it could not be shrunk for higher <br>
performance, I outlined a design for a single chip PDP11. Because ROM <br>
densities and transistor counts were so much higher by then, I felt it <br>
could all be done in ROM, using the usual "indirection pointers" like Rs <br>
and Rd for source and destination registers and a fairly simple initial <br>
decoding scheme to break out the interesting cases. I didn't save <br>
anything about it in my online archive, so I don't know what happened to <br>
the design notes. The idea didn't go anywhere, of course; the PDP11 was <br>
clearly on its last legs by then.<br>
<br>
/Bob<br>
<br>
On 7/1/2019 2:36 PM, <a href="mailto:simh-request@trailing-edge.com" target="_blank">simh-request@trailing-edge.com</a> wrote:<br>
> Message: 2 Date: Mon, 1 Jul 2019 10:50:51 -0600 From: Eric Smith <br>
> <<a href="mailto:spacewar@gmail.com" target="_blank">spacewar@gmail.com</a>> To: <a href="mailto:simh@trailing-edge.com" target="_blank">simh@trailing-edge.com</a> Subject: Re: [Simh] <br>
> Which PDP-11 to choose Message-ID: <br>
> <CAFrGgTRM4n22yugG60SLh_xT=<a href="mailto:ttk4ifAMON9rfq5FgMYz-Lh8A@mail.gmail.com" target="_blank">ttk4ifAMON9rfq5FgMYz-Lh8A@mail.gmail.com</a>> <br>
> Content-Type: text/plain; charset="utf-8" <snip><br>
> IIRC Bob has written that no one has succeeded at building an alternate J11<br>
> hardware implementation, e.g., in an FPGA., because the microcode is not<br>
> entirely ROM. There is a fairly large (for the time) PLA forming part of<br>
> the control store. The PLA could be transformed into a ROM, but IIRC it has<br>
> _many_  inputs, so the ROM would be YUGE.<br>
><br>
> Almost 20 years ago I wrote a program to translate the PLA into VHDL<br>
> directly instantiating Xilinx 4LUT primitives to see how much resources it<br>
> would consume in e.g. a Spartan 3 FPGA. I don't recall the numbers, but it<br>
> didn't seem insurmountable at the time, and with today's bigger FPGAs and<br>
> 6LUTs, it's even less of a problem.<br>
><br>
> Also, I think the synthesis tools are good enough that just giving the PLA<br>
> equations to synthesis would be fine, and my scheme of programmatically<br>
> transforming the equations to LUT instantiations is totally unnecessary.<br>
><br>
> Eric<br>
<br>
_______________________________________________<br>
Simh mailing list<br>
<a href="mailto:Simh@trailing-edge.com" target="_blank">Simh@trailing-edge.com</a><br>
<a href="http://mailman.trailing-edge.com/mailman/listinfo/simh" rel="noreferrer" target="_blank">http://mailman.trailing-edge.com/mailman/listinfo/simh</a></blockquote></div>